HDL Works公司的HDL Design Entry EASE 是一个HDL图形设计工具,整合了结构图、状态图、真值表、HDL 代码,是一个面对EASE环境的HDL图形设计工具.
EASE提供对VHDL、Verilog、FPGA和ASIC的混合语言等电路设计输入最佳环境,当完成设计后,允许使用者自行选择自己喜欢,由EASE提供独立的合成与模拟工具。
在市场上,EASE提供最直觉的设计输入环境,而且不管是对初学者或进阶者,提供HDL设计所需的特性,可选择文字方式或图形方式进行设计,EASE会自动依你选择的编程语言将图形转换成对应的HDL语言。
图形设计环境的自动生成层次VHDL或Verilog代码
把传统的Verilog或VHDL设计和图形层次提取按钮导入
坚持艺术窗口状态的外观和感觉的直观的操作
符合标准的(ieee-1076-87 &;93 ieee-1364 VHDL和Verilog)
真正的多用户的设计环境和关联的版本控制,由一个复杂的设计环境浏览器管理
整合顺利的行业中最流行的仿真和综合工具
平台无关的数据库
综合的HDL语言编辑器
热的错误报告
131.7M / 11-29
媒体制作
下载13M / 09-29
视频处理
下载5.6M / 02-29
转换翻译
下载140.5M / 09-05
76.4M / 03-25
55M / 06-05
237.9M / 04-13
900.9M / 03-02
96.2M / 07-06
311.2M / 07-06
335M / 07-06
200M / 07-06
413.8M / 07-06
484.7M / 09-27
165.4M / 09-05
353.9M / 06-05
131.8M / 04-13
195.6M / 03-03
45.6M / 09-08
665.2M / 07-06
2.84G / 07-06
93M / 07-06
338.3M / 07-06
1.38G / 07-26
488.3M / 07-16
109.8M / 06-03
142M / 01-08
1.2M / 11-23
548.8M / 04-13
1.6M / 04-13
1.48G / 03-18
646.6M / 03-03
133.7M / 03-03
110.5M / 09-05
33.4M / 09-05
325.8M / 08-12
60M / 04-29
254M / 04-25
659M / 04-23
1M / 12-26
253.4M / 12-08
253M / 12-08
1.19G / 11-16
369M / 09-22
181.5M / 09-22
201.2M / 09-05
488.3M / 07-16
248.9M / 12-08
248.9M / 12-08
100.6M / 03-06
148.9M / 03-06
1.12G / 07-06
1.25G / 07-06
1.76G / 09-22
1.92G / 04-17
116.2M / 04-10
201.5M / 04-13
7.31G / 07-01
94.3M / 07-06
2.48G / 07-06
7.63G / 07-06
1M / 07-06
778.1M / 07-06
561.8M / 07-11
72M / 07-06
548.7M / 07-06
1.00G / 07-06
9.13G / 07-06
126.2M / 07-06
72M / 07-06
105.1M / 07-06
132M / 07-06
132M / 07-06